–         Open-loop DC gain ≥ 100 V/V

–         Output voltage swing  ≥ 1.0 Vpp

–         CMRR ≥ 50 dB

–         Settling time with 0.1% settling error in unity-gain sample & hold configuration ≤ 8 ns

–         Load capacitance: CL = 2 pF

–         Compensation capacitance: CC = 2 pF

–         Sample & hold capacitance: CH = 1 pF

–         Input common-mode voltage: Vcmi = 1.0 V

–         Output common-mode voltage: Vcmo = 0.75 V

–         Ideal DC voltage: Vdc = 0.25 V

–         Power supply voltage: VDD = 1.5 V

–         Power dissipation < 5 mW

–         Technology: 0.13µm CMOS

 در این فایل نحوه طراحی آمده است.

.فایل های نت لیست پروژه هم در کنار فایل توضیحی قرار دارد.

report_HSPICE[matlab1.ir]

نوشته طراحی و شبيه سازی تقويت كننده دو طبقه در HSPICE اولین بار در ايران متلب. پدیدار شد.